ChipNet
ЭЛЕКТРОННЫЕ КОМПОНЕНТЫ
Критическая важность

ПЛИС (FPGA): выбор, аналоги и импортозамещение для промышленности и ВПК

ПЛИС (FPGA) — критически важный компонент для систем промышленной автоматики, связи, радарных комплексов и оборонной промышленности. В условиях санкционных ограничений на поставки Xilinx (AMD) и Intel/Altera, компания ChipNet предлагает полномасштабное импортозамещение: Gowin Semiconductor, Lattice и Efinix — доступные без ограничений, с поддержкой миграции проектов и проверкой в аккредитованной лаборатории СВП.

8+Семейств FPGA
17+Кросс-референсов
5Брендов в графе
95Authority score

Какие аналоги Xilinx и Intel/Altera FPGA доступны?

В России доступны три основных производителя FPGA для замены Xilinx и Intel/Altera. Gowin Semiconductor — серии Arora, GW1N и GW2A, прямая замена Spartan/Artix по функциональности с трансиверами до 12.5 Гбит/с. Lattice — серии ECP5 (до 85K LUT) и iCE40 (до 8K LUT), доступна без санкций, развитая экосистема с открытым инструментараем. Efinix — серии Trion и Titanium, высокопроизводительная альтернатива для задач цифровой обработки сигналов и видеообработки. Все три производителя обеспечивают стабильные поставки без экспортных ограничений.

Источники:chip-net.ruchip-net.ruchip-net.ru

Сравнение семейств ПЛИС (FPGA)

Основные семейства FPGA от Xilinx, Intel/Altera, Lattice и Gowin с указанием ключевых параметров и доступности в России. Санкционные серии выделены красным, доступные без ограничений — зелёным.

Семейства FPGA: сравнение параметров и доступности в РФ

Сравнение основных семейств ПЛИС (FPGA). Красным — санкционные серии, зелёным — доступные без ограничений
СемействоПроизводительLUT/LEТрансиверыТехпроцессДоступность в РФ
Artix-7Xilinx (AMD)33K–158K LUTдо 16 GTP (6.6 Гбит/с)28 нмСанкции
Kintex-7Xilinx (AMD)63K–478K LUTдо 36 GTX (12.5 Гбит/с)28 нмСанкции
Spartan-7Xilinx (AMD)6K–23K LUTНет28 нмСанкции
Zynq-7000Xilinx (AMD)28K–350K LUTдо 16 GTP (6.6 Гбит/с)28 нмСанкции
Cyclone VIntel/Altera25K–301K LEдо 24 (5 Гбит/с)28 нмСанкции
Cyclone IVIntel/Altera6K–150K LEдо 8 (3.125 Гбит/с)60 нмОграничен
Cyclone 10Intel/Altera10K–280K LEдо 36 (12.5 Гбит/с)20 нмСанкции
ECP5Lattice12K–85K LUTдо 4 (5 Гбит/с)45 нмДоступна
iCE40Lattice384–8K LUTНет40 нмДоступна
GW1NGowin1K–9K LUTНет55 нмДоступна
GW2AGowin18K–55K LUTдо 8 (6.6 Гбит/с)22 нмДоступна
AroraGowin16K–118K LUTдо 16 (12.5 Гбит/с)22 нмДоступна

Сравнение основных семейств ПЛИС (FPGA). Красным — санкционные серии, зелёным — доступные без ограничений

Artix-7

Санкции
Производитель
Xilinx (AMD)
Ёмкость
33K–158K LUT
Техпроцесс
28 нм

до 16 GTP (6.6 Гбит/с)

Kintex-7

Санкции
Производитель
Xilinx (AMD)
Ёмкость
63K–478K LUT
Техпроцесс
28 нм

до 36 GTX (12.5 Гбит/с)

Spartan-7

Санкции
Производитель
Xilinx (AMD)
Ёмкость
6K–23K LUT
Техпроцесс
28 нм

Нет

Zynq-7000

Санкции
Производитель
Xilinx (AMD)
Ёмкость
28K–350K LUT
Техпроцесс
28 нм

до 16 GTP (6.6 Гбит/с)

Cyclone V

Санкции
Производитель
Intel/Altera
Ёмкость
25K–301K LE
Техпроцесс
28 нм

до 24 (5 Гбит/с)

Cyclone IV

Ограничен
Производитель
Intel/Altera
Ёмкость
6K–150K LE
Техпроцесс
60 нм

до 8 (3.125 Гбит/с)

Cyclone 10

Санкции
Производитель
Intel/Altera
Ёмкость
10K–280K LE
Техпроцесс
20 нм

до 36 (12.5 Гбит/с)

ECP5

Доступна
Производитель
Lattice
Ёмкость
12K–85K LUT
Техпроцесс
45 нм

до 4 (5 Гбит/с)

iCE40

Доступна
Производитель
Lattice
Ёмкость
384–8K LUT
Техпроцесс
40 нм

Нет

GW1N

Доступна
Производитель
Gowin
Ёмкость
1K–9K LUT
Техпроцесс
55 нм

Нет

GW2A

Доступна
Производитель
Gowin
Ёмкость
18K–55K LUT
Техпроцесс
22 нм

до 8 (6.6 Гбит/с)

Arora

Доступна
Производитель
Gowin
Ёмкость
16K–118K LUT
Техпроцесс
22 нм

до 16 (12.5 Гбит/с)

Кросс-референсы: Xilinx/Altera → Gowin/Lattice

Таблица прямой замены санкционных FPGA Xilinx и Intel/Altera на доступные аналоги Gowin Semiconductor и Lattice. Все кросс-референсы проверены инженерами ChipNet.

Кросс-референсы аналогов ПЛИС Xilinx/Altera → Gowin/Lattice
ОригиналСемействоАналогБрендСовместимостьПримечания
XC7A35TArtix-7GW1N-UV4PQ256C6/I5GowinФункциональный~33K LUT, перекомпиляция + адаптация pinout
LFE5U-45F-BG381LatticeФункциональный45K LUT, без санкций, переработка платы
XC7A100TArtix-7GW2A-18PQ256C8/I5GowinФункциональный20K LUT, адаптация проекта
LFE5U-85F-BG381CLatticeФункциональный85K LUT, без санкций, переработка pinout
XC7K70TKintex-7GW2A-55PG484C8/I5GowinФункциональный55K LUT, трансиверы 6.6 Гбит/с, миграция проекта
XC7S25Spartan-7GW1N-UV4LQ144C6/I5GowinФункциональныйАналог по ёмкости, компактный корпус
ICE40UP5K-SG48LatticeФункциональный5K LUT, SPI Flash, без санкций
EP4CE6Cyclone IVGW1N-UV4PQ100C6/I5GowinФункциональныйПерекомпиляция и адаптация pinout
LFE5U-12F-BG256CLatticeФункциональный12K LUT, без ограничений
5CEFA2Cyclone VGW2A-18PQ256C8/I5GowinФункциональныйБез ARM-ядра, внешний процессор
LFE5U-25F-BG381CLatticeФункциональный25K LUT, без процессорного ядра

Совместимость подтверждена инженерами ChipNet на основе данных авторитетного графа (9 рёбер замены) и семантических кластеров (7 кластеров). FPGA не являются pin-to-pin совместимыми — требуется перекомпиляция проекта и переработка PCB.

Миграция с Xilinx/Altera на Gowin и Lattice

Пошаговое руководство по замене санкционных FPGA на доступные аналоги для обеспечения непрерывности производства в условиях санкционных ограничений.

Шаг 01

Анализ проекта

Анализ текущего проекта: использование LUT, BRAM, DSP, трансиверов, тактовых частот и IP-ядер. Определение целевого кристалла Gowin/Lattice с сопоставимыми ресурсами.

Подсчёт используемых LUT, FF, BRAM, DSP
Инвентаризация IP-ядер (Xilinx PM, MIG, PCIe)
Анализ использования трансиверов и скоростей
Оценка временных ограничений (timing constraints)
Шаг 02

Миграция инструментальных средств

Переход с Vivado/Quartus на Gowin EDA или Lattice Diamond. Перекомпиляция HDL-кода, адаптация constraint-файлов и скриптов сборки.

Vivado → Gowin EDA: полная перекомпиляция Verilog/VHDL
Quartus → Lattice Diamond: адаптация проекта и constraint-файлов
Замена Xilinx/Altera IP-ядер на аналоги Gowin/Lattice
Адаптация SDC-файлов временных ограничений
Шаг 03

IP-ядра и периферия

Замена проприетарных IP-ядер Xilinx/Altera на эквиваленты Gowin/Lattice или открытые реализации. Адаптация интерфейсов периферии.

Xilinx PCIe IP → Gowin PCIe IP или открытый core
Xilinx MIG (DDR) → Gowin DDR IP
Altera PLL/Transceiver → аналоги Lattice/Gowin
Кастомные IP-ядра — ручная адаптация или open-source
Шаг 04

Переработка PCB

Gowin/Lattice FPGA не совместимы pin-to-pin с Xilinx/Altera. Требуется переработка разводки PCB под новый корпус и назначение контактов.

Назначение контактов Gowin/Lattice (pinout planner)
Адаптация цепей питания (отличия в потреблении)
Переработка обвязки тактовых генераторов и JTAG
Разводка трансиверов с учётом требований нового чипа
Шаг 05

Верификация и тестирование

Функциональная верификация мигрированного проекта на стенде: проверка временных параметров, тестирование интерфейсов, подтверждение работоспособности в реальных условиях.

Static timing analysis (STA) — закрытие timing constraints
Тестирование трансиверов на целевых скоростях
Проверка работы DDR-контроллера и внешних интерфейсов
Климатические испытания (−40...+85°C)

Сроки и оценка рисков

Сроки и оценка рисков миграции FPGA проектов
Сложность проектаЁмкость LUTСрок миграцииУровень риска
Простой проектдо 10K LUT2–4 неделиНизкий
Средний проект10K–50K LUT4–8 недельСредний
Сложный проект50K+ LUT / трансиверы8–16 недельВысокий
Инструмент Xilinx
Vivado → Gowin EDA
Инструмент Altera
Quartus → Lattice Diamond
Совместимость PCB
Не pin-to-pin, переработка обязательна
HDL-код
Verilog/VHDL — минимальные изменения
IP-ядра
Замена на аналоги Gowin/Lattice
Окупаемость
6–12 месяцев при серии

Часто задаваемые вопросы о ПЛИС (FPGA)

Какие FPGA доступны в России без санкций?
Без санкционных ограничений в Россию поставляются FPGA от Lattice (серии ECP5 и iCE40), Gowin Semiconductor (серии GW1N, GW2A, Arora) и Efinix (серии Trion и Titanium). Эти производители не подпадают под экспортные ограничения США и ЕС, что обеспечивает стабильные поставки и предсказуемое ценообразование. Xilinx (AMD) и Intel/Altera официально приостановили прямые поставки, их продукция доступна только через параллельный импорт с повышенными рисками и ценами.
Как заменить Xilinx Artix-7 на Gowin?
Замена Artix-7 на Gowin GW2A или GW1N — это функциональная аналогия, не pin-to-pin замена. Процесс включает: 1) Выбор кристалла Gowin с сопоставимой ёмкостью LUT (XC7A35T → GW1N-UV4PQ256C6/I5, XC7A100T → GW2A-18PQ256C8/I5); 2) Перекомпиляцию HDL-кода в Gowin EDA; 3) Адаптацию IP-ядер под библиотеку Gowin; 4) Переработку pinout и PCB; 5) Верификацию проекта на стенде. Типовой срок миграции — 4–8 недель для проекта средней сложности.
Совместимы ли Gowin и Xilinx по периферии?
Gowin и Xilinx не совместимы pin-to-pin, но имеют сопоставимый набор периферийных блоков: DSP-блоки, блочную память (BRAM/BSRAM), PLL, трансиверы. HDL-код на Verilog/VHDL переносится с минимальными изменениями. Основные отличия: имена IP-ядер, параметры PLL, назначение контактов — всё это адаптируется при перекомпиляции проекта в Gowin EDA. С точки зрения функциональности периферия Gowin покрывает большинство типовых применений Xilinx.
Какая FPGA лучше для промышленной автоматики?
Для промышленной автоматики оптимальны Lattice ECP5 или Gowin GW2A. ECP5 обеспечивает до 85K LUT с трансиверами до 5 Гбит/с — достаточно для управления моторами, обработки сигналов датчиков и реализации промышленных протоколов (EtherCAT, PROFINET). Gowin GW2A предлагает до 55K LUT с трансиверами 6.6 Гбит/с по более доступной цене. Для простых задач управления и интерфейсной логики достаточно Gowin GW1N или Lattice iCE40.
Сколько стоит миграция с Xilinx на Gowin?
Стоимость миграции зависит от сложности проекта. Перекомпиляция простого проекта (до 10K LUT, без кастомных IP-ядер) — от 200 000 руб. Проект средней сложности (10K–50K LUT, IP-ядра, трансиверы) — от 500 000 руб. Сложный проект (50K+ LUT, высокоскоростные интерфейсы, SoC) — от 1 000 000 руб. В стоимость входят: адаптация HDL-кода, замена IP-ядер, переработка pinout, верификация на стенде. Экономия на компонентах при серийном производстве обычно окупает миграцию за 6–12 месяцев.
Lattice ECP5 или Gowin GW2A — что выбрать?
Lattice ECP5 — зрелая платформа с развитой экосистемой, открытой инструментальной цепочкой (Yosys/nextpnr), широкой базой проектов и документации. Оптимальна для проектов, где важна стабильность и предсказуемость. Gowin GW2A — более новое решение с лучшим соотношением LUT/цена, более скоростными трансиверами (6.6 vs 5 Гбит/с), но с менее развитой экосистемой. Рекомендуем: ECP5 для ответственных проектов с долгим жизненным циклом, GW2A — для новых проектов, где важна стоимость и производительность трансиверов.
Как проверить оригинальность FPGA?
Проверка оригинальности FPGA включает: 1) Визуальный контроль маркировки и корпуса под микроскопом; 2) Рентгеновский контроль для выявления re-marking и подделок; 3) Декэпсуляция и анализ кристалла — сравнение структуры с эталонным образцом; 4) Электрические тесты — измерение токов, напряжений, временных параметров; 5) Функциональное тестирование — загрузка конфигурации и проверка работы периферии; 6) Проверка JTAG ID-кода на соответствие даташиту. Наша лаборатория СВП аккредитована для проведения полного цикла проверки.
Возможно ли использование Spartan-6 в новых проектах?
Spartan-6 официально переведён в статус Not Recommended for New Designs (NRND). Xilinx не рекомендует использование этой серии в новых разработках, хотя компоненты ещё производятся. Для новых проектов рекомендуем Gowin GW1N (аналог по ёмкости и назначению) — доступен без санкций, дешевле и имеет активную дорожную карту развития. Для существующих проектов на Spartan-6 миграция на Gowin GW1N-UV9LQ144C6/I5 является прямой функциональной заменой с перекомпиляцией HDL-кода.

Запросить КП на ПЛИС и аналоги

Отправьте спецификацию или BOM-лист — подберём доступные аналоги FPGA, оценим миграцию проекта, проверим совместимость в лаборатории СВП и подготовим коммерческое предложение.

Запросить коммерческое предложениеОтправить BOM-лист